반도체 수율 예측을 처음 공부하며 만든 데이터 체크리스트 10

반도체 수율 예측을 공부하면서 먼저 붙잡은 질문은 “모델을 뭘 쓰지?”가 아니었다. 이 데이터들이 정말 같은 칩의 이야기인가?였다.

여기서 수율(Yield)은 간단히 말해 만든 칩 가운데 검사에 통과한 비율이다. Fab(웨이퍼를 만드는 공장)에서 나온 기록, 웨이퍼 검사 결과, 패키징 뒤 최종 검사 결과를 이어서 보면 수율을 미리 짐작할 수 있다. 다만 각 단계가 서로 다른 이름표와 단위를 쓰기 때문에, 연결이 틀어지면 모델도 틀린 관계를 배운다.

처음 공부하는 입장에서, 모델을 돌리기 전에 확인할 10가지를 체크리스트로 정리해봤다.

Fab·Wafer·Package 데이터를 잇기 전 체크리스트 10

1. 무엇을 맞히려는지 한 문장으로 쓴다

예를 들어 “패키징 전, 각 다이가 Final Test를 통과할지 예측한다”처럼 적는다. 예측 대상이 웨이퍼 전체인지, 다이 하나인지, 패키지 하나인지를 먼저 정해야 이후 데이터의 기준 행도 정할 수 있다.

2. 데이터의 층위를 먼저 그린다

반도체 데이터는 보통 Lot(생산 묶음) → Wafer(원판) → Die(웨이퍼에서 잘린 칩 한 개) → Package(보호·연결을 위해 포장한 칩) 순서로 작아진다. 각 단계의 ID가 무엇인지 표로 그려두면, 어디서 연결이 끊겼는지 찾기 쉬워진다.

3. 같은 칩을 가리키는 ID가 실제로 이어지는지 확인한다

Lot ID에서 Wafer ID, Die의 좌표, Strip 또는 Substrate ID, Package ID까지 추적할 수 있어야 한다. ID 칸이 채워져 있는지보다, 한 다이의 출처를 앞 단계까지 거슬러 올라갈 수 있는지가 기준이다.

4. 중간에 나뉘거나 합쳐진 이력을 남긴다

생산 묶음은 공정 중에 나뉘거나(Split), 다시 합쳐질 수 있다(Merge). 이때 새 ID만 남기면 원래 출처를 잃는다. 변경 전후의 관계를 별도 테이블로 남겨야 한다.

5. 여러 칩이 들어간 패키지는 구성품을 따로 기록한다

SiP나 Chiplet처럼 한 패키지 안에 여러 다이가 들어가면, Package ID 하나만으로는 부족하다. 어떤 웨이퍼의 어떤 다이가 함께 들어갔는지를 각각 기록한다. 그래야 패키지 불량을 특정 다이 하나의 문제로 성급하게 연결하지 않는다.

6. 학습에서 빼야 할 웨이퍼를 구분한다

더미 웨이퍼, 장비 점검용 웨이퍼, 계측용 샘플은 실제 생산품과 성격이 다르다. 이들이 학습 데이터에 섞이면 수율 패턴이 왜곡될 수 있으므로, 생산용인지 아닌지 표시하고 제외 규칙을 정한다.

7. 데이터 단위가 어떻게 바뀌는지 적는다

장비 센서(FDC)는 초 단위로 값이 쌓이고, 계측값은 웨이퍼 일부에만 있으며, 테스트 결과는 다이 단위다. 다이 한 개를 예측한다면, 웨이퍼·로트 단위 정보가 어떤 규칙으로 그 다이에 붙는지 문서화한다. 평균이나 최댓값으로 센서값을 줄일 때도, 순간적인 이상 신호를 지우지 않는지 확인한다.

8. 비어 있는 값은 이유와 함께 남긴다

계측을 모든 다이에 하지 않았기 때문에 값이 없는 것과, 장비 오류로 값이 빠진 것은 다르다. 빈 칸을 무조건 평균이나 0으로 채우기 전에, 왜 비었는지·채웠는지·그대로 둘지를 기록한다.

9. 시간과 위치가 같은 기준을 쓰는지 확인한다

공정 로그의 시간과 MES의 작업 시간은 앞뒤 순서가 맞아야 한다. 재작업(Rework)이나 재테스트가 있었다면 최초 결과와 최종 결과를 구분한다. 공정 사이 대기 시간(Q-Time)도 품질에 영향을 줄 수 있어 별도 값으로 남긴다.

위치도 마찬가지다. 장비마다 웨이퍼 좌표의 시작점과 방향이 다를 수 있고, 패키징 중 다이가 뒤집히거나 회전할 수도 있다. 좌표 원점·방향·회전 규칙, 그리고 웨이퍼 가장자리의 불완전한 다이를 포함할지 여부를 하나의 기준으로 맞춘다.

10. ‘합격’의 최종 정의를 하나로 정한다

웨이퍼 검사(EDS)와 패키징 뒤 검사(FT)는 불량 코드를 다르게 쓸 수 있다. 첫 검사에서는 불합격이었지만 재검사에서 합격한 다이를 어떻게 셀지도 결정해야 한다. 물리적 결함(Hard Bin)과 성능 기준 미달(Soft Bin)을 같은 불량으로 볼지까지 정한 뒤에야, 모델이 맞혀야 할 정답 라벨이 흔들리지 않는다.

정리

이 체크리스트를 따라가다 보니 수율 예측은 ‘좋은 모델 찾기’보다 먼저 칩 한 개의 이력을 정확히 이어 붙이는 일에 가깝게 느껴진다. 다음에는 가상의 데이터셋을 놓고 ID 연결표, 좌표 변환표, 최종 합격 라벨을 실제로 만들어보려 한다.

이 글은 Fab–Wafer–Package 데이터 연결과 수율 예측에 관한 리서치 초안을 읽고 정리한 학습 기록이다. 개별 논문·사례의 서지 정보와 수치는 원문으로 별도 확인이 필요하다.